더 많은 데이터, 더 많은 통합, 동일한 마감일
에드 스펄링/반도체 공학 진행
테이블에 모인 전문가들: 반도체 엔지니어링(SE)은 Cadence의 CEO 립 부 탄, Arm의 CEO 사이먼 세가스, 지멘스 IC EDA의 부사장 조셉 사위키, PDF Solutions의 CEO 존 키바리안, Real Intent의 사장 겸 CEO 프라카시 나라인, IC Manage의 사장 겸 CEO 딘 드라코, Silvaco의 CEO 바박 타헤리와 함께 칩 설계 및 EDA 툴의 미래에 대해 논의하는 자리를 가졌습니다. 다음은 SEMI ESD 얼라이언스에서 주최한 패널 토론에서 발췌한 내용입니다.
SE: 우리는 동질적인 평면 디자인에서 이질적인 다중 다이 패키지의 세계로 이동하고 있습니다. 일부 진화라고 할 수도 있지만 여전히 큰 도약입니다. 이는 설계와 툴, 신뢰성에 어떤 의미가 있을까요?
키바리안: 모놀리식 칩을 만들 때는 칩을 만드는 파운드리가 가치의 95%였습니다. 그런 다음 웨이퍼 분류로 이동하고 패키징은 99.99%의 수율로 나중에 고려한 다음 스피드 비닝과 테스트가 이어졌습니다. 테스트는 공정의 마지막 단계로, 최종 점검에 불과했습니다. 이제 대부분의 칩렛 유형 전략을 보면 테스트는 흐름의 중간에 있습니다. 패널 통합이든 재구성된 웨이퍼이든 많은 칩을 패키징하고 결합하는 과정에서 많은 가치가 추가됩니다. 제조 흐름은 훨씬 더 복잡해졌고 위험은 파운드리가 아닌 제품 그룹에 있습니다. 더 정교한 스크리닝 접근 방식이 필요하고 조립 흐름에 필요한 데이터가 훨씬 더 중요해지면서 공급망 전반의 통합은 이제 신뢰성을 높이고 사람들이 기대하는 비용과 수율을 달성하기 위한 필수 요건입니다. 과거에는 주로 화학적, 물리적 공정이었던 반면, 이제는 매우 기계적인 공정이 되었습니다.