요약: 전기적 특성화는 집적 회로의 기술 개발 및 제조에서 핵심 요소로 남아 있습니다. 접촉 체인은 여러 세대의 실리콘 공정에 걸쳐 사용되는 테스트 구조의 진단 세트에서 잘 알려진 부분입니다. 이러한 테스트 구조의 구현은 FinFET와 같은 3D 디바이스를 사용하는 새로운 기술에서 어려워집니다. 이러한 디바이스의 활성 영역에 대한 접점은 본질적으로 에피택셜 상승 소스 및 드레인의 아키텍처에 따라 달라지며 적절한 특성화를 위해서는 접점 환경을 설정하는 트랜지스터 게이트가 필요합니다. 이 백서에서는 핀펫 기술의 접점 프로세스 특성화를 위해 개발된 새로운 유형의 테스트 구조, 소위 게이트 접점 체인에 대해 설명합니다. 단순한 접점 체인 대신 각 구조에는 체인 저항을 측정할 수 있도록 트랜지스터 체인을 켜는 데 사용되는 공통 게이트 전극을 가진 일련의 활성 디바이스가 포함되어 있습니다. 개방 접점 또는 다른 메커니즘(예: 임계 전압이 매우 높은 불량 트랜지스터)으로 인한 체인 고장을 구별하기 위해 다양한 테스트 조건에서 일련의 측정이 수행되고 분석되었습니다. 접점 체인 크기의 한계를 극복하고 더 많은 접점 샘플에서 데이터를 수집할 수 있도록 주소 지정이 가능한 어레이에서 게이트 체인을 구현하여 밀도와 고장률 관찰 가능성을 높일 것을 제안했습니다. 마지막으로, 이 백서에서는 핀펫 공정에서 이러한 체인이 감지한 전기적 고장 모드의 예를 제시합니다.
키워드: 전기적 특성화, CV, 특성화 차량, 수율, pdFasTest, 핀펫, CMOS 기술